Family list 14 family members for: JP11074073 Derived from 10 applications.

1 Active matrix display

Publication info: CN1138457C C - 2004-02-11
CN1242924 A - 2000-01-26

2 Active matrix display device Publication info: CN1482584 A 2004-03-17

3 ACTIVE MATRIX DISPLAY
Publication info: DE69824392D D1 - 2004-07-15

4 ACTIVE MATRIX DISPLAY Publication info: DE69824392T T2 - 2005-06-16

5 ACTIVE MATRIX DISPLAY
Publication info: EP0961525 A1 - 1999-12-01
EP0961525 A4 - 2003-01-22
EP0961525 B1 - 2004-06-09

6 ACTIVE MATRIX TYPE DISPLAY DEVICE Publication info: JP11074073 A - 1999-03-16

7 No English title available Publication info: TW426841 B - 2001-03-21

8 Active matrix display Publication info: US6359606 B1 - 2002-03-19

Active matrix display device

Publication info: US6734839 B2 - 2004-05-11

US2002089497 A1 - 2002-07-11

10 ACTIVE MATRIX DISPLAY Publication info: WO9912394 A1 - 1999-03-11

Data supplied from the *esp@cenet* database - Worldwide

DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

06132535 **Image available**
ACTIVE MATRIX TYPE DISPLAY DEVICE

PUB. NO.: **11-074073** [JP 11074073 A]

PUBLISHED: March 16, 1999 (19990316)

INVENTOR(s): YUDASAKA KAZUO APPLICANT(s): SEIKO EPSON CORP

APPL. NO.: 09-234921 [JP 97234921] FILED: August 29, 1997 (19970829)

INTL CLASS: H05B-033/04; G09F-009/30; H05B-033/26

ABSTRACT

PROBLEM TO BE SOLVED: To provide an active matrix type display device in which a thin-filmed luminous element can be protected from water or the like with a simple structure.

SOLUTION: This active matrix type display device is equipped with a thin-filmed luminous element 40, which is equipped with a picture element electrode 41, an organic semiconductor film 43 laminated on the upper layer side of the picture element electrode 41, and an opposed electrode op formed on the upper layer side of the organic semiconductor film 43, on each picture element. A protective film 60, which covers the roughly whole surface of a substrate, is formed on the upper layer of the opposite electrode op, and invasion of water or oxygen is prevented by the protective film 60 to thereby prevent deterioration of the thin-filmed luminous element 40.

COPYRIGHT: (C)1999,JPO

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-74073

(43)公開日 平成11年(1999)3月16日


(51) Int. C1. 6 H05B 33/04 G09F 9/30 H05B 33/26	識別記号 343	F I H05B 33/04 G09F 9/30 343 E H05B 33/26 Z
		審査請求 未請求 請求項の数9 〇L (全9頁)
(21)出願番号	特願平9-234921	(71)出願人 000002369 セイコーエプソン株式会社
(22)出願日	平成9年(1997)8月29日	東京都新宿区西新宿2丁目4番1号 (72)発明者 湯田坂 一夫 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内
		(74)代理人 弁理士 鈴木 喜三郎 (外2名)


(54) 【発明の名称】アクティブマトリクス型表示装置

(57) 【要約】

【課題】 簡単な構造で薄膜発光素子を水分等から保護することのできるアクティブマトリクス型表示装置を提供すること。

【解決手段】 アクティブマトリクス型表示装置1では、各画素7に、画素電極41、該画素電極41の上層側に積層された有機半導体膜43、および該有機半導体膜43の上層側に形成された対向電極opを具備する薄膜発光素子40を備えている。対向電極opの上層には基板の略全面を覆う保護膜60が形成されており、この保護膜60によって水分や酸素の侵入を防いで薄膜発光素子40の劣化を防止する。





【特許請求の範囲】

基板上に、複数の走査線と、該走査線に 【請求項1】 交差する複数のデータ線と、該データ線と前記走査線と によってマトリクス状に形成された複数の画素からなる 表示部とを有し、該画素の各々は、前記走査線を介して 走査信号がゲート電極に供給される薄膜トランジスタを 含む導通制御回路と、画素毎に形成された画素電極、該 画素電極の上層側に積層された発光薄膜、および該発光 薄膜の上層側において少なくとも前記表示部の全面に形 成された対向電極を具備する薄膜発光素子とを備え、前 10 型表示装置に関するものである。 記データ線から前記導通制御回路を介して供給される画 像信号に基づいて前記薄膜発光素子が発光するアクティ ブマトリクス型表示装置において、

1

前記対向電極の上層側には、少なくとも当該対向電極の 形成領域を覆う保護膜が形成されていることを特徴とす るアクティブマトリクス型表示装置。

【請求項2】 請求項1において、前記発光薄膜は、前 記対向電極の下層側に前記発光薄膜よりも厚く形成され た絶縁膜で区画されていることを特徴とするアクティブ マトリクス型表示装置。

【請求項3】 請求項1または2において、前記対向電 極は、アルカリ金属含有アルミニウム膜から構成されて いることを特徴とするアクティブマトリクス型表示装 置。

【請求項4】 請求項1ないし3のいずれかにおいて、 前記保護膜は、絶縁膜から構成されていることを特徴と するアクティブマトリクス型表示装置。

【請求項5】 請求項1ないし3のいずれかにおいて、 前記保護膜は、シリコン窒化膜から構成されていること を特徴とするアクティブマトリクス型表示装置。

【請求項6】 請求項1ないし3のいずれかにおいて、 前記保護膜は、高融点金属あるいはその合金から構成さ れていることを特徴とするアクティブマトリクス型表示 装置。

【請求項7】 請求項1ないし3のいずれかにおいて、 前記保護膜は、純アルミニウム膜、シリコン含有アルミ ニウム膜、および銅含有アルミニウム膜のうちのいずれ かのアルミニウム膜から構成されていることを特徴とす るアクティブマトリクス型表示装置。

【請求項8】 請求項1ないし3のいずれかにおいて、 前記保護膜は、導電膜と絶縁膜の2層構造になっている ことを特徴とするアクティブマトリクス型表示装置。

【請求項9】 請求項1ないし8のいずれかにおいて、 前記導通制御回路は、前記走査信号がゲート電極に供給 される第1の薄膜トランジスタ、および該第1の薄膜ト ランジスタを介してゲート電極が前記データ線に接続す る第2の薄膜トランジスタを備え、該第2の薄膜トラン ジスタと前記薄膜発光素子は、前記データ線および走査 線とは別に構成された駆動電流供給用の共通給電線と前 記対向電極との間に直列に接続していることを特徴とす 50 るアクティブマトリクス型表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、有機半導体膜等の 発光薄膜に駆動電流が流れることによって発光するエレ クトロルミネッセンス素子(以下、EL素子という。) または発光ダイオード素子(以下、LED素子とい う。) などの薄膜発光素子を薄膜トランジスタ(以下、 TFTという。)で駆動制御するアクティブマトリクス

[0002]

【従来の技術】EL素子またはLED素子などの電流制 御型発光素子を用いたアクティブマトリクス型の表示装 置が提案されている。このタイプの表示装置に用いられ る発光素子はいずれも自己発光するため、液晶表示装置 と違ってバックライトを必要とせず、また、視野角依存 性が少ないなどの利点もある。

【0003】図4は、このような電荷注入型の有機半導 体薄膜によって発光するEL素子を用いたアクティブマ トリクス型表示装置のブロック図である。この図に示す アクティブマトリクス型表示装置1Aでは、透明基板1 0上に、複数の走査線gateと、該走査線gateの 延設方向に対して交差する方向に延設された複数のデー 夕線 sigと、該データ線 sigに並列する複数の共通 給電線comと、データ線sigと走査線gateとに よってマトリクス状に形成された画素7とが構成されて いる。データ線sigおよび走査線gateに対しては データ側駆動回路3および走査側駆動回路4が構成され ている。各々の画素7には、走査線gateを介して走 30 査信号が供給される導通制御回路50と、この導通制御 回路50を介してデータ線sigから供給される画像信 号に基づいて発光する薄膜発光素子40とが構成されて いる。導通制御回路50は、走査線gateを介して走 査信号がゲート電極に供給される第1のTFT20と、 この第1のTFT20を介してデータ線sigから供給 される画像信号を保持する保持容量capと、この保持 容量capによって保持された画像信号がゲート電極に 供給される第2のTFT30とから構成されている。第 2のTFT30と薄膜発光素子40とは、後述する対向 電極のpと共通給電線comとの間に直列に接続してい る。この薄膜発光素子40は、第2のTFT30がオン 状態になったときには共通給電線comから駆動電流が 流れ込んで発光するとともに、この発光状態は保持容量 capによって所定の期間、保持される。

【0004】図5は、図4に示すアクティブマトリクス 型表示装置に構成されている画素の1つを抜き出して示 す平面図である。図6(A)、(B)、(C)はそれぞ れ、図5のA-A′断面図、B-B′断面図、およびC - C′断面図である。

【0005】このような構成のアクティブマトリクス型

表示装置1Aでは、図5および図6(A)、(B)に示 すように、いずれの画素7においても、島状の半導体膜 を利用して同一工程で第1のTFT20および第2のT FT30が形成されている。第1のTFT20は、ゲー ト電極21が走査線gateの一部として構成されてい る。第1のTFT20は、ソース・ドレイン領域の一方 に第1の層間絶縁膜51のコンタクホールを介してデー 夕線 s i gが電気的に接続し、他方にはドレイン電極 2 2が電気的に接続している。ドレイン電極22は、第2 のTFT30の形成領域に向けて延設されており、この 10 延設部分には第2のTFT30のゲート電極31が第1 の層間絶縁膜51のコンタクトホールを介して電気的に 接続している。第2のTFT30のソース・ドレイン領 域の一方には、第1の層間絶縁膜51のコンタクトホー ルを介して中継電極35が電気的に接続し、この中継電 極35には第2の層間絶縁膜52のコンタクトホールを 介して薄膜発光素子40の画素電極41が電気的に接続 している。

【0006】画素電極41は、図5および図6(B)、(C)からわかるように各画素7毎に独立して形成され 20 ている。画素電極41の上層側には、有機半導体膜43 および対向電極opがこの順に積層されている。対向電極opは、少なくとも表示部11を覆うように形成されている。

【0007】再び、図5および図6(A)において、第2のTFT30のソース・ドレイン領域のもう一方には、第1の層間絶縁膜51のコンタクトホールを介して共通給電線comが電気的に接続している。共通給電線comの延設部分39は、第2のTFT30のゲート電極31の延設部分36に対して、第1の層間絶縁膜51を誘電体膜として挟んで対向し、保持容量capを構成している。

[0008]

【発明が解決しようとする課題】このようなアクティブマトリクス型表示装置1Aは、透明基板10自体に対向電極opが積層されているので、アクティブマトリクス型液晶表示装置と相違して、対向基板を重ねる必要がないという大きな利点がある。しかし、薄膜発光素子40は薄い対向電極opで覆われているだけなので、対向電極opを拡散、透過して有機半導体膜43に水分や酸素 40が侵入し、薄膜発光素子40の発光効率の低下、その駆動電圧の上昇(しきい値電圧の高電圧側へのシフト)、信頼性の低下などを発生させるおそれがある。前記水分や酸素の侵入を防止するため、従来のアクティブマトリクス型表示装置1Aでは、その少なくとも表示部11を対向基板で覆い、この対向基板の外周を封止する方法がとられていた。しかし、この方法は前述の液晶表示装置に比しての利点を損なうことになる。

【0009】そこで、本発明の課題は、簡単な構造で薄膜発光素子を水分等から保護することのできるアクティ 50

ブマトリクス型表示装置を提供することにある。 【0010】

【課題を解決するための手段】上記課題を解決するため、本発明では、基板上に、複数の走査線と、該走査線と交差する複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された発光薄膜、および該発光薄膜の上層側において少なくとも前記表示部の全面に形成された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記薄膜発光素子が発光するアクティブマトリクス型表示装置において、前記対向電極の上層側には、少なくとも当該対向電極の形成領域を覆う保護膜が形成されていることを特徴とする。

【0011】本発明では、薄膜発光素子の対向電極の上 層側には保護膜が形成されているので、対向電極を拡 散、透過してくる水分等から薄膜発光素子を保護するこ とができる。従って、薄膜発光素子において、その発光 効率の低下、駆動電圧の上昇(しきい値電圧の高電圧側 へのシフト)、信頼性の低下などが発生するおそれがな い。また、このような保護膜は、半導体プロセスを利用 して容易に形成できるので、アクティブマトリクス型表 示装置の製造コストを高めることがない。それ故、薄膜 発光素子を用いたアクティブマトリクス型表示装置の利 点である対向基板を被せる必要がないという利点をその ままにして、アクティブマトリクス型表示装置の信頼性 を向上させることができる。さらに、保護膜で薄膜発光 素子を保護するので、対向電極に用いる材料としては、 薄膜発光素子の発光効率や駆動電圧などの面からその材 質を選択すればよく、薄膜発光素子を保護する性能が高 いものに限定されないという利点もある。

【0012】本発明において、前記発光薄膜は、前記対向電極の下層側に前記有機半導体膜よりも厚く形成された絶縁膜で区画されていることが好ましい。薄膜発光素子を用いたアクティブマトリクス型表示装置では、対向電極は少なくとも表示部の全面に形成され、データ線と対向する状態にあるため、このままではデータ線に対して大きな容量が寄生することになる。しかるに本発明では、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。その結果、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、このような絶縁膜を形成すれば、この絶縁膜で区画された領域内に発光薄膜をインクジェット法により形成する際に、前記絶縁膜を吐出液のはみ出しを防止するバンク層として利用することができる。

【0013】本発明において、前記対向電極は、たとえ

ばアルカリ金属含有アルミニウム膜から構成され、この ような膜で対向電極を構成した場合には、水分などが拡 散、透過していく可能性が高いことから、保護膜を形成 した効果が顕著である。

【0014】本発明において、前記保護膜は、シリコン 窒化膜などの絶縁膜で構成してもよいが、高融点金属あ るいはその合金などの導電膜から構成してもよい。ま た、前記保護膜を純アルミニウム膜、シリコン含有アル ミニウム膜、銅含有アルミニウム膜などの導電膜から構 成してもよい。さらには、前記保護膜を導電膜と絶縁膜 10 との2層構造としてもよい。対向電極に積層される保護 膜を導電膜で形成した場合には、対向電極の電気的抵抗 を低下させたのと同様な効果を得ることができる。ま た、前記の有機半導体膜の形成領域を区画する厚い絶縁 膜を形成した場合にこの絶縁膜が形成する大きな段差に よって、その上層側に形成される対向電極に断線が発生 させるおそれがあるが、対向電極に積層される保護膜を 導電膜で形成した場合には、かかる導電膜によって冗長 配線構造が形成されるので、対向電極の断線を防止する ことができる。それ故、アクティブマトリクス型表示装 20 置において、有機半導体膜の周りに厚い絶縁膜を形成し て寄生容量などを抑えたとしても、絶縁膜の上層に形成 する対向電極に断線が発生しないので、アクティブマト リクス型表示装置の表示品質および信頼性を向上するこ とができる。

【0015】本発明では、前記導通制御回路は、前記走 査信号がゲート電極に供給される第1のTFT、および 該第1のTFTを介してゲート電極が前記データ線に接 続する第2のTFTを備え、該第2のTFTと前記薄膜 発光素子は、前記データ線および走査線とは別に構成さ れた駆動電流供給用の共通給電線と前記対向電極との間 に直列に接続していることが好ましい。すなわち、導通 制御回路を1つTFTと保持容量で構成することも可能 ではあるが、表示品位を高くするという観点からすれば 各画素の導通制御回路を2つのTFTと保持容量で構成 することが好ましい。

[0016]

【発明の実施の形態】図面を参照して、本発明の実施の 形態を説明する。なお、以下の説明において、図4ない し図6を参照して説明した要素と共通する部分には同一 40 の符号を付してある。

【0017】(全体構成)図1は、アクティブマトリク ス型表示装置の全体のレイアウトを模式的に示すブロッ ク図である。図2は、それに構成されている画素の1つ を抜き出して示す平面図、図3(A)、(B)、(C) はそれぞれ図2のA-A′断面図、B-B′断面図、お よびC-C′断面図である。

【0018】図1に示すアクティブマトリクス型表示装 置1では、その基体たる透明基板10の中央部分が表示 部11とされている。透明基板10の外周部分のうち、

データ線sigの端部には画像信号を出力するデータ側 駆動回路3が構成され、走査線gateの端部には走査 信号を出力する走査側駆動回路4が構成されている。こ れらの駆動回路3、4では、N型のTFTとP型のTF Tとによって相補型TFTが構成され、この相補型TF Tは、シフトレジスタ回路、レベルシフタ回路、アナロ グスイッチ回路などを構成している。表示部11では、 アクティブマトリクス型液晶表示装置のアクティブマト リクス基板と同様、透明基板10上に、複数の走査線g

ateと、該走査線gateの延設方向に対して交差す

る方向に延設された複数のデータ線 sigとによって、

複数の画素7がマトリクス状に構成されている。

【0019】各々の画素7には、走査線gateを介し て走査信号が供給される導通制御回路50と、この導通 制御回路50を介してデータ線sigから供給される画 像信号に基づいて発光する薄膜発光素子40とが構成さ れている。ここに示す例においては、導通制御回路50 は、走査線gateを介して走査信号がゲート電極に供 給される第1のTFT20と、この第1のTFT20を 介してデータ線 s i gから供給される画像信号を保持す る保持容量capと、この保持容量capによって保持 された画像信号がゲート電極に供給される第2のTFT 30とから構成されている。第2のTFT30と薄膜発 光素子40とは、詳しくは後述する対向電極0pと共通

【0020】このような構成のアクティブマトリクス型 表示装置1では、図2および図3(A)、(B)に示す ように、いずれの画素7においても、島状の半導体膜 (シリコン膜)を利用して第1のTFT20および第2 30 のTFT30が形成されている。

給電線comとの間に直列に接続している。

【0021】第1のTFT20は、ゲート電極21が走 査線gateの一部として構成されている。第1のTF T20は、ソース・ドレイン領域の一方に第1層間絶縁 膜51のコンタクホールを介してデータ線sigが電気 的に接続し、他方にはドレイン電極22が電気的に接続 している。ドレイン電極22は、第2のTFT30の形 成領域に向けて延設されており、この延設部分には第2 のTFT30のゲート電極31が第1の層間絶縁膜51 のコンタクトホールを介して電気的に接続している。

【0022】第2のTFT30のソース・ドレイン領域 の一方には、第1の層間絶縁膜51のコンタクトホール を介して、データ線 s i g と同時形成された中継電極 3 5が電気的に接続し、この中継電極35には第2の層間 絶縁膜52のコンタクトホールを介して薄膜発光素子4 0のIT〇膜からなる透明な画素電極 4 1 が電気的に接 続している。

【0023】図2および図3(B)、(C)からわかる ように、画素電極41は各画素7毎に独立して形成され ている。画素電極41の上層側には、ポリフェニレンビ 50 ニレン (PPV) などからなる有機半導体膜43、およ

びリチウムなどのアルカリ金属を含有するアルミニウ ム、カルシウムなどの金属膜からなる対向電極opがこ の順に積層され、薄膜発光素子40が構成されている。 有機半導体膜43は各画素7に形成されているが、複数 の画素7に跨がってストライプ状に形成される場合もあ る。対向電極 o p は、表示部 1 1 全体と、少なくとも端 子12が形成されている部分の周囲を除いた領域に形成 されている。

【0024】なお、薄膜発光素子40としては、正孔注 入層を設けて発光効率(正孔注入率)を高めた構造、電 10 子注入層を設けて発光効率(電子注入率)を高めた構 造、正孔注入層および電子注入層の双方を形成した構造 を採用することもできる。

【0025】再び、図2および図3(A)において、第 2のTFT30のソース・ドレイン領域のもう一方に は、第1の層間絶縁膜51のコンタクトホールを介して 共通給電線comが電気的に接続している。共通給電線 comの延設部分39は、第2のTFT30のゲート電 極31の延設部分36に対して、第1の層間絶縁膜51 を誘電体膜として挟んで対向し、保持容量 capを構成 20 している。

【0026】このように構成したアクティブマトリクス 型表示装置1では、走査信号によって選択されて第1の TFT20がオン状態になると、データ線sigからの 画像信号が第1のTFT20を介して第2のTFT30 のゲート電極31に印加されるとともに、画像信号が第 1のTFT20を介して保持容量capに書き込まれ る。その結果、第2のTFT30がオン状態になると、 対向電極 0 p および画素電極 4 1 をそれぞれ負極および 越えた領域で有機半導体膜43に流れる電流(駆動電 流)が急激に増大する。従って、発光素子40は、エレ クトロルミネッセンス素子あるいはLED素子として発 光し、発光素子40の光は、対向電極0pに反射されて 透明な画素電極41および透明基板10を透過して出射 される。このような発光を行うための駆動電流は、対向 電極 o p、有機半導体膜 4 3、 画素電極 4 1、第 2 の T FT30、および共通給電線comから構成される電流 経路を流れるため、第2のTFT30がオフ状態になる と、流れなくなる。但し、第2のTFT30のゲート電 40 極は、第1のTFT20がオフ状態になっても、保持容 量capによって画像信号に相当する電位に保持される ので、第2のTFT30はオン状態のままである。それ 故、発光素子40には駆動電流が流れ続け、この画素は 点灯状態のままである。この状態は、新たな画像データ が保持容量capに書き込まれて、第2のTFT30が オフ状態になるまで維持される。

【0027】(薄膜発光素子の保護構造)このように、 薄膜発光素子40を用いたアクティブマトリクス型表示 装置1は、透明基板10自体に対向電極0pが積層され 50

ているので、アクティブマトリクス型液晶表示装置と相 違して、対向基板を重ねる必要がないという大きな利点 がある。しかし、薄膜発光素子40には、薄い対向電極 opを拡散、透過して水分や酸素が侵入してくるおそれ がある。特に、本形態では、薄膜発光素子40での電子 注入効率を高めてその駆動電圧を下げることを目的に、 対向電極のpとしてリチウムなどのアルカリ金属を含有 するアルミニウム膜が用いられ、このアルカリ金属含有 アルミニウム膜は、純アルミニウムに比較して水分や酸 素を拡散、透過しやすいことが考えられる。すなわち、 アルカル金属含有アルミニウム膜は、純アルミニウム 膜、シリコン含有アルミニウム膜、銅含有アルミニウム 膜に比較して靱性に乏しく、応力がかかったときに破断 しやすいので、クラックなどを介して、水分や酸素が侵 入するおそれがある。また、アルカリ金属含有アルミニ ウム膜の破断面は柱状組織を示し、組織間を水分や酸素 が拡散、透過しやすいと考えられる。

【0028】そこで、本形態では、対向電極 0 p の上層 に純アルミニウムからなる保護膜60を形成してある。 この純アルミニウムからなる保護膜60は、多少の応力 では破断しない靱性を有するので、水分や酸素の侵入経 路となるクラックが発生しない。また、純アルミニウム は、その破断面において、アルカリ金属含有アルミニウ ム膜のような柱状組織を示しておらず、組織間を水分や 酸素が透過、侵入するおそれもない。それ故、本形態の アクティブマトリクス型表示装置1は、薄膜発光素子4 0を水分等から保護することができるので、薄膜発光素 子40に発光効率の低下、駆動電圧の上昇(しきい値電 圧の高電圧側へのシフト)、信頼性の低下などが発生し 正極として電圧が印加され、印加電圧がしきい値電圧を 30 ない。また、このような純アルミニウム膜からなる保護 膜60であれば、半導体プロセスを利用して容易に形成 できるので、アクティブマトリクス型表示装置1の製造 コストを高めることがない。それ故、薄膜発光素子40 を用いたアクティブマトリクス型表示装置40の利点で ある対向基板を被せる必要がないという利点をそのまま にして、アクティブマトリクス型表示装置1の信頼性を 向上させることができる。

> 【0029】また、保護膜60で薄膜発光素子40を保 護するので、対向電極opに用いる材料としては、薄膜 発光素子40の発光効率や駆動電圧などの面からその材 質を選択すればよく、薄膜発光素子40を保護する性能 が高いものに限定されないという利点もある。

【0030】さらに、本形態では、対向電極opに積層 される保護膜60を純アルミニウム膜からなる導電膜で 形成したので、対向電極opの電気的抵抗を低下させた のと同様な効果を得ることができる。

【0031】 (バンク層の構造) このように構成したア クティブマトリクス型表示装置1において、本形態で は、データ線sigには大きな容量が寄生することを防 止するため、図1、図2、および図3(A)、(B)、

(C) に示すように、データ線sigおよび走査線gateに沿って、レジスト膜あるいはポリイミド膜からなる厚い絶縁膜(バンク層bank/左下がりの斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。このため、データ線sigと対向電極opとの間には、第2の層間絶縁膜52と厚いバンク層bankが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

【0032】また、図1に示すように、透明基板10の 周辺領域(表示部11の外側領域)にもバンク層ban k (形成領域に斜線を付してある。)を形成する。従っ て、データ側駆動回路3および走査側駆動回路4はいず れも、バンク層bankによって覆われている。対向電 極 o p は少なくとも表示部 1 1 に形成され、駆動回路の 形成領域に形成される必要はない。しかし、対向電極の pは通常、マスクスパッタで形成されるため、合わせ精 度が悪く、対向電極opと駆動回路とが重なることがあ る。このように駆動回路の形成領域に対して対向電極o pが重なる状態にあっても、駆動回路の配線層と対向電 極opとの間にバンク層bankが介在することになる ので、駆動回路3、4に容量が寄生することを防止でき る。このため、駆動回路3、4の負荷を低減でき、低消 費電力化あるいは表示動作の高速化を図ることができ る。

【0033】さらに、本形態では、画素電極41の形成 領域のうち、導通制御回路50の中継電極35と重なる 領域にもバンク層bankが形成されている。このた め、中継電極35と重なる領域には有機半導体膜43が 形成されない。すなわち、画素電極41の形成領域のう ち、平坦な部分のみに有機半導体膜43が形成されるの で、有機半導体膜43は一定の膜厚で形成され、表示む らを起こさない。また、中継電極35と重なる領域にバ ンク層bankがないと、この部分でも対向電極opと の間に駆動電流が流れて有機半導体膜43が発光する。 しかし、この光は中継電極35と対向電極0pとの間に 挟まれて外に出射されず、表示に寄与しない。かかる表 示に寄与しない部分で流れる駆動電流は、表示という面 からみて無効電流といえる。しかるに本形態では、従来 40 ならこのような無効電流が流れるはずの部分にバンク層 bankを形成し、そこに駆動電流が流れることを防止 するので、共通給電線comに無駄な電流が流れること が防止できる。それ故、共通給電線comの幅はその 分、狭くてよい。その結果として、発光面積を増すこと ができ、輝度、コントラスト比などの表示性能を向上さ せることができる。

【0034】ここで、厚いバンク層bankを形成した場合には、図3に示すように、このバンク層bankが形成する大きな段差bbによって、その上層側に形成さ 50

れる対向電極 o p に断線が発生させるおそれがある。しかるに本形態では、対向電極 o p に積層される保護膜 6 0 を導電膜で形成してあるので、かかる導電膜(保護膜 6 0)によって冗長配線構造が構成されている。従って、厚いバンク層 b a n k を形成して寄生容量などを抑えたとしても、バンク層 b a n k の上層に形成する対向電極 o p に断線が発生しないので、アクティブマトリクス型表示装置 1 の表示品質および信頼性を向上することができる。

10 【0035】なお、バンク層 bankを黒色のレジストによって形成すると、バンク層 bankはブラックマトリクスとして機能し、コントラスト比などの表示の品位が向上する。すなわち、本形態に係るアクティブマトリクス型表示装置1では、対向電極opが透明基板10の表面側において画素7の全面に形成されるため、対向電極opでの反射光がコントラスト比を低下させる。しかるに寄生容量を防止する機能を担うバンク層 bankを黒色のレジストで構成すると、バンク層 bankはブラックマトリクスとしても機能し、対向電極opからの反20射光を遮るので、コントラスト比が向上する。

【0036】(アクティブマトリクス型表示装置の製造方法)このように形成したバンク層 bankは、有機半導体膜43の形成領域を囲むように構成されているので、アクティブマトリクス型表示装置の製造工程では、インクジェットへッドから吐出した液状の材料(吐出液)から有機半導体膜43を形成する際に吐出液をせき止め、吐出液が側方にはみ出すことを防止する。なお、以下に説明するアクティブマトリクス型表示装置1の製造方法において、透明基板10上に第1のTFT20および第2のTFT30を製造するまでの工程は、液晶アクティブマトリクス型表示装置1のアクティブマトリクス基板を製造する工程と略同様であるため、図3

(A)、(B)、(C)を参照してその概略を簡単に説明する。

【0037】まず、透明基板10に対して、必要に応じて、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約200~5000オングストロームのシリコン酸化膜からなる下地保護膜(図示せず。)を形成した後、下地保護膜の表面にプラズマCVD法により厚さが約300~700オングストロームのアモルファスのシリコン膜からなる半導体膜を形成する。次にアモルファスのシリコン膜からなる半導体膜に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜をポリシリコン膜に結晶化する。

【0038】次に、半導体膜をパターニングして島状の 半導体膜とし、その表面に対して、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズ マCVD法により厚さが約600~1500オングストロームのシリコン酸化膜または窒化膜からなるゲート絶

縁膜57を形成する。

【0039】次に、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、ゲート電極21、31、およびゲート電極31の延設部分36を形成する(ゲート電極形成工程)。この工程では走査線gate地形成する。

【0040】この状態で、高濃度のリンイオンを打ち込んで、ゲート電極21、31に対して自己整合的にソース・ドレイン領域を形成する。なお、不純物が導入され 10なかった部分がチャネル領域となる。

【0041】次に、第1の層間絶縁膜51を形成した後、各コンタクトホールを形成し、次に、データ線sig、ドレイン電極22、共通給電線com、共通給電線comの延設部分39、および中継電極35を形成する。その結果、第1のTFT20、第2のTFT30、および保持容量capが形成される。

【0042】次に、第2の層間絶縁膜52を形成し、この層間絶縁膜には、中継電極35に相当する部分にコンタクトホール形成する。次に、第2の層間絶縁膜52の表面全体にITO膜を形成した後、パターニングし、コンタクトホールを介して第2のTFT30のソース・ドレイン領域に電気的に接続する画素電極41を画素7毎に形成する。

【0043】次に、第2の層間絶縁膜52の表面側にレジスト層を形成した後、このレジストを走査線gate およびデータ線sigに沿って残すようにパターニングし、バンク層bankを形成する。このとき、データ線sigに沿って残すレジスト部分は共通給電線comを覆うように幅広とする。その結果、発光素子40の有機 30半導体膜43を形成すべき領域はバンク層bankに囲まれる。

【0044】次に、バンク層bankでマトリクス状に 区画された領域内にインクジェット法を利用してR、 G、Bに対応する各有機半導体膜43を形成していく。 それには、バンク層bankの内側領域に対してインク ジェットヘッドから、有機半導体膜43を構成するため の液状の材料(前駆体)を吐出し、それをバンク層ba nkの内側領域で定着させて有機半導体膜43を形成す る。ここで、バンク層bankはレジストから構成され 40 ているため、撥水性である。これに対して、有機半導体 膜43の前駆体は親水性の溶媒を用いているため、有機 半導体膜43の塗布領域はバンク層bankによって確 実に規定され、隣接する画素7にはみ出ることがない。 それ故、有機半導体膜43などを所定領域内だけに形成 できる。この工程において、インクジェットヘッドから 吐出した前駆体は表面張力の影響で約2μmないし約4 μ mの厚さに盛り上がるため、バンク層 b a n k は約 1 μ mないし約3 μ mの厚さが必要である。なお、定着し た後の有機半導体膜43の厚さは約0.05μmから約50

12

 0.2μ mである。なお、予めバンク層 b a n k からなる隔壁が 1μ m以上の高さであれば、バンク層 b a n k が撥水性でなくても、バンク層 b a n k は隔壁として十分に機能する。かかる厚いバンク層 b a n k を形成しておけば、インクジェット法に代えて、塗布法で有機半導体膜 4 3 を形成する場合でもその形成領域を規定できる。

【0045】しかる後には、透明基板10の略全面に対向電極opを形成し、さらに対向電極opの上層に保護膜60を積層する。保護膜60は、約2000オングストローム \sim 1 μ mの厚さがあれば、充分耐湿性を確保することができる。

【0046】このような製造方法によれば、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクチィブマトリクス型表示装置1を高い生産性で製造できる。

【0047】なお、図1に示すデータ側駆動回路3や走査側駆動回路4にもTFTが形成されるが、これらのTFTは前記の画素7にTFTを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するTFTも、画素7のTFTと同一の層間に形成されることになる。また、前記第1のTFT20、および第2のTFT30については、双方がN型、双方がP型、一方がN型で他方がP型のいずれでもよいが、このようないずれの組合せであっても周知の方法でTFTを形成していけるので、その説明を省略する。

【0048】 [その他の実施の形態] なお、上述の実施例と同様な方法で形成し、保護膜60としては、純アルミニウム膜以外にも、水分や酸素の透過が少ない導電膜であれば、シリコン含有アルミニウム膜や銅含有アルミニウム膜の金属膜、あるいはその他の金属を用いることができる。また、保護膜60としては、高融点金属、あるいはその合金等を用いることができる。さらに、保護膜60としてはシリコン窒化膜などの絶縁膜を用いた場合にも、薄膜発光素子40の劣化を防止することができる。さらにまた、保護膜60は絶縁膜と導電膜との二層構造にしてもよく、この場合には、対向電極0pに対して導電膜を積層すれば、前記の冗長配線構造を実現できる。いずれの場合でも、保護膜は約2000才ングストローム~1 μ m程度であれば、充分耐湿性を確保することができる。

【0049】また、バンク層bank(絶縁膜)についてはレジスト膜、ポリイミド膜などの有機材料から構成した場合には厚い膜を容易に形成できるが、バンク層bank(絶縁膜)をCVD法あるいはSOG法で成膜したシリコン酸化膜あるいはシリコン窒化膜などの無機材料から構成した場合には、有機半導体膜43と接触した状態にあっても有機半導体膜43の変質を防止することができる。

13

【0050】さらに、保持容量capについては共通給電線comとの間に形成した構造の他、走査線gateと並列に形成した容量線との間に形成してもよく、また、第1のTFT20のドレイン領域と、第2のTFT30のゲート電極31とを利用した構造でもよい。

[0051]

【発明の効果】以上説明したように、本発明に係るアク ティブマトリクス型表示装置では、薄膜発光素子の対向 電極の上層側には保護膜が形成されているので、薄膜発 光素子を水分等から保護することができる。従って、薄 10 膜発光素子が劣化するおそれがない。また、このような 保護膜は、半導体プロセスを利用して容易に形成できる ので、アクティブマトリクス型表示装置の製造コストを 高めることがない。それ故、薄膜発光素子を用いたアク ティブマトリクス型表示装置の利点である対向基板を被 せる必要がないという利点をそのままにして、アクティ ブマトリクス型表示装置の信頼性を向上させることがで きる。さらに、保護膜で薄膜発光素子を保護するので、 対向電極に用いる材料としては、薄膜発光素子の発光効 率や駆動電圧などの面からその材質を選択すればよく、 薄膜発光素子を保護する性能が高いものに限定されない という利点もある。

【図面の簡単な説明】

【図1】本発明を適用したアクティブマトリクス型表示 装置の全体のレイアウトを模式的に示すブロック図であ る。

【図2】図1に示すアクティブマトリクス型表示装置に 構成されている画素の1つを抜き出して示す平面図であ る。

【図3】(A)、(B)、(C)はそれぞれ、図2のA 3 -A′断面図、B-B′断面図、およびC-C′断面図 である。

【図4】従来のアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。


【図5】図4に示すアクティブマトリクス型表示装置に 構成されている画素の1つを抜き出して示す平面図であ る。

【図6】(A)、(B)、(C) はそれぞれ、図5のA -A′断面図、B-B′断面図、およびC-C′断面図 である。


【符号の説明】

	1	アクティブマトリクス型表示装置
	2	表示部
	3	データ側駆動回路
	4	走査側駆動回路
	7	画素
	1 0	透明基板
	1 2	端子
	2 0	第1のTFT
	2 1	第1のTFTのゲート電極
20	3 0	第2のTFT
	3 1	第2のTFTのゲート電極
	4 0	発光素子
	4 1	画素電極
	4 3	有機半導体
	6 0	保護膜
	bank	バンク層(絶縁膜)
	сар	保持容量
	c o m	共通給電線
	gate	走查線
30	ор	対向電極
	sig	データ線

【図1】




【図2】




(A)


(B)






(A)






【図5】



【図4】



【図6】

